- Engenharia Informática
- Inteligência Artificial e Ciência de Dados
- Segurança Informática
- Design e Multimédia
- Inteligência Artifical
- Computação Musical e Design de Som
- Acertar o Rumo - Programação em Java
Acesso Privado
Titulo Estágio
System Engineer
Área Tecnológica
Redes e Telecomunicações, Computação Reconfigurável (FPGA), Sistemas Embutidos
Local do Estágio
UBIWHERE
Enquadramento
Com a crescente generalização e difusão do IP Multimedia Subsystem (IMS) começam a ser resolvidos os problemas de conectividade entre domínios de rede, abrindo caminho a novos desafios, nomeadamente ao nível de serviços e aplicações. Serviços economicamente viáveis requerem plataformas de servidores aplicacionais que garantam interoperabilidade entre as redes de próxima geração e redes legadas, disponibilidade universal, flexibilidade e alta perfomance. É necessário cada vez mais aumentar o leque de serviços, assegurando os recursos de rede necessários, de forma a ser possível aos operadores recuperarem as perdas provocadas pelas tecnologias tipo VoIP (Voice over IP), onde o operador já não tem o domínio exclusívo da rede.
Neste contexto surge a ideia de se desenvolver um elemento da arquitectura IMS, o Border Gateway Function (BGF) por forma a garantir o controlo de todo o tráfego IP.
Objetivo
Com este projecto, pretende-se que o aluno contribua para o desenvolvimento de um protótipo de um elemento da arquitectura de redes nova geração, o Border Gateway Function. Este elemento suporta as seguintes funcionalidades:
· Dynamic access control;
· Topology hiding;
· Dynamic NAPT/NAT relay;
· QoS Marking;
· Upstream and downstream bandwidth policing;
· QoS Measurements;
· Lawful intercept; e
· DTMF extraction.
O mestrado terá como base inicial um estudo detalhado das normas associadas ao Border Gateway Function e da arquitectura associada. Após esta fase espera-se que o aluno tendo por base a plataforma de desenvolvimento (FPGA Gigabit Ethernet Development Kit) consiga desenvolver o protótipo para numa fase posterior ser testado em ambiente real.
Plano de Trabalhos - Semestre 1
T1 – Estudo das normas associadas ao Border Gateway Function e da arquitectura associada;
T2 – Análise aprofundada do FPGA Gigabit Ethernet Development Kit;
Plano de Trabalhos - Semestre 2
T3 – Desenho da arquitectura do sistema;
T4 – Implementação da arquitectura do sistema;
T5 – Testes ao sistema em ambiente laboratorial e ambiente real.
Condições
Este projecto enquadrar-se-á num programa de estágio sob o regulamento de bolsas “Talento Ubiwhere” ou "Talento Inova-Ria".
Observações
Referências Bibliográficas:
· http://www.openflowswitch.org/documents/openflow-wp-latest.pdf
Perfil requerido ao candidato:
· Autonomia e espírito crítico
· Enorme motivação e disponibilidade
· Fluência em Inglês
· Protocolos de comunicação de dados (essencialmente em IP)
· Conhecimentos de Plataformas para a Convergência de Redes (preferencial)
Aspectos inovadores da proposta:
Por si só, o desenvolvimento de uma solução para um componente de rede como o Border Gateway Function (BGF) em FPGAs representa um aspecto inovador deste projecto. Neste caso, o facto de se tratar da implementação deste sistema na arquitectura IMS e num ambiente de um operador de telecomunicações reflectem igualmente o potencial de inovação deste projecto.
Além disso a integração de diversas tecnologias e áreas de conhecimento como as Redes de Próxima Geração e a Computação Reconfigurável constituem outro ponto acrescido de interesse e de desenvolvimento tecnológico.
Orientador
Nuno Ribeiro
nribeiro@ubiwhere.com 📩